ARM Cortex-A5 多核架構
在 Slashdot上看到這則消息
ARM官方網站已可以看到Cortex-A5相關的訊息
iThome上也可以看到一則新聞(細節多翻譯自ARM官網)
從規格上看來, Cortex-A5是Cortext-A8/A9的精簡版
儘管公告與說明上強調與Cortex-A8/A9的相容性
然而從官網的規格細節可以看出相當的差異
* pipeline自13 stages減為 8 stages
* instruction 自 dual-issue 減為 single-issue
* NEON/FPU 為選配
* 不具有 L2 Cache
另外在記憶體系統項目強調, Cortex-A5有著最佳化的AXI bus, 提供相當於3X ARM11頻寬
從自Cortex-A8架構的精簡化到NEON/FPU的選配
可以看出ARM希望在舊有的 ARM9/ARM11 到 Cortex-A8 之間的價格與功能落差
提供一個低功耗, 低成本且具有競爭優勢與架構彈性的進階處理器
如官網所述, Cortex-A5的目標市場在於依然使用ARM9/ARM11的廠商
儘管Cortex-A5本身可能具有成本優勢, 然而依舊是single-issue的處理器
可以說性能上與ARM9/ARM11的差異性並無相當的吸引力
然而對於ARM Cortex-A5 市場區隔的重點在於NEON/FPU的授權價格
對於使用ARM9/ARM11的廠商而言, 除了具有較快的AXI bus頻寬
吸引升級的動力多半來自於SoC應用上對於NEON/FPU的需求 (Ex: 與GPU搭配)
若搭配NEON/FPU價格過於接近 Cortex-A8
廠商也有相當的可能選擇繼續使用 ARM9/ARM11 或選擇 Cortex-A8
沒有留言:
張貼留言